PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-263705

(43)Date of publication of application: 13.10.1995

(51)Int.CI.

H01L 29/786 G02F 1/136

(21)Application number : 06-079418

(71)Applicant : SONY CORP

(22)Date of filing:


24.03.1994

(72)Inventor: KUNII MASABUMI

(54) THIN FILM TRANSISTOR

(57)Abstract:

PURPOSE: To reduce the distance between a pair of gate electrodes by a method wherein an interlayer region, consisting of a low density impurity region only, is provided between the pair of gate electrodes. CONSTITUTION: A first channel region 61 is provided in alignment with the first gate electrode 41. A first low density impurity region 71 is interposed between the first high density impurity region 51 and the first channel region, and an LDD region is formed. A second channel region 62 is provided in alignment with the second gate electrode 42. An intermediate region 8 is provided continuously between the first channel region 61 and the second channel region 62. The second low density impurity region 72 is interposed between the second channel region 62 and the second high density impurity region 52, and the region 72 functions as an LDD region in the same manner as in the first low density impurity region 71. An intermediate region 8 consists of the third low density impurity region, it has the same conductive



type and impurity density as the first and the second low density impurity regions 71 and 72. Also, the intermediate region 8 performs the function same as the LDD region, and it suppresses a leak current.

LEGAL STATUS

[Date of request for examination]

27.04.2000

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection] [Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内 (74)代理人 弁理士 鈴木 晴敏

特開平7-263705

(43)公開日 平成7年(1995)10月13日


(51) Int.Cl. ⁶	歲別記号	庁内整理番号	FΙ			;	技術表示	·箇所
H01L 29/7	86							
G02F 1/1	36 500							
		9056-4M	H01L	29/ 78	311	S		
		9056-4M			311	G		
			審查請求	未蘭求	請求項の数5	FD	(全 9	頁)
(21)出願番号 特願平6-79418			(71)出願人	000002185				
(22)出顧日 平成6年(1994)3月24日			(72)発明者	東京都品川区北品川6丁目7番35号 国井 正文				

(54) 【発明の名称】 薄膜トランジスタ

(57) 【要約】

【目的】 マルチゲートLDD構造を有する薄膜トランジスタの小型微細化を図る。

【構成】 薄膜トランジスタは絶縁基板1に成膜された 半導体薄膜2を素子領域とする。第1ゲート電極41及 び第2ゲート電極42がゲート絶縁膜3を介して半導体 薄膜2に積層されている。半導体薄膜2は複数の領域に 区分されており、第1ゲート電極41より外側に位置す る第1高濃度不純物領域51と、第1ゲート電極41と 整合する第1チャネル領域61と、第1高濃度不純物領 域51及び第1チャネル領域61の間に介在する第1低 濃度不純物領域71と、第2ゲート電極42に整合する 第2チャネル領域62と、第1チャネル領域61及び第 2チャネル領域62の間に連続する中間領域8と、第2 ゲート電極42より外側に位置する第2高濃度不純物領 域52と、第2チャネル領域62及び第2高濃度不純物 領域52の間に介在する第2低濃度不純物領域72とを 有する。中間領域8は第3の低濃度不純物領域のみから なる。



【特許請求の範囲】

【請求項1】 半導体薄膜と、絶縁膜を介して該半導体 薄膜に重ねられ且つ互いに離間配置された第1ゲート電 極及び第2ゲート電極とを有する薄膜トランジスタであって、

前記半導体薄膜は、第1ゲート電極より外側に位置する 第1高濃度不純物領域と、第1ゲート電極と整合する第 1チャネル領域と、第1高濃度不純物領域及び第1チャ ネル領域の間に介在する第1低濃度不純物領域と、第2 ゲート電極に整合する第2チャネル領域と、第1チャネ ル領域及び第2チャネル領域の間に連続する中間領域 と、第2ゲート電極より外側に位置する第2高濃度不純 物領域と、第2チャネル領域及び第2高濃度不純 物領域と、第2チャネル領域及び第2高濃度不純 の間に介在する第2低濃度不純物領域とに区分されてお り、

前記中間領域は第3の低濃度不純物領域のみからなる事を特徴とする薄膜トランジスタ。

【請求項2】 第3の低濃度不純物領域の長さ寸法は、第1低濃度不純物領域及び第2低濃度不純物領域の長さ寸法の合計を超えない事を特徴とする請求項1記載の薄膜トランジスタ。

【請求項3】 第1低濃度不純物領域と第2低濃度不純物領域は互いに等しい長さ寸法を有する事を特徴とする 請求項1記載の薄膜トランジスタ。

【請求項4】 第1高濃度不純物領域はソース領域として機能し第2高濃度不純物領域はドレイン領域として機能するとともに、第1低濃度不純物領域の長さ寸法は第2低濃度不純物領域の長さ寸法より短い事を特徴とする請求項1記載の薄膜トランジスタ。

【請求項5】 マトリクス配置した画素と、個々の画素 を駆動するスイッチング素子とを有するアクティブマト リクス表示装置において、

前記スイッチング素子は、半導体薄膜と、絶縁膜を介して該半導体薄膜に重ねられ且つ互いに離間配置された一対のゲート電極とを有し、

前記半導体薄膜は、両ゲート電極の各々と整合する一対のチャネル領域と、両ゲート電極より各々外側に位置する一対の高濃度不純物領域と、各チャネル領域及び対応する高濃度不純物領域の間に介在する各低濃度不純物領域と、一対のチャネル領域の中間に渡って連続的に形成された低濃度不純物領域とを有している事を特徴とするアクティブマトリクス表示装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は液晶ディスプレイや密着型イメージセンサ等に用いられる薄膜トランジスタの構造に関する。

[0002]

【従来の技術】薄膜トランジスタ (以下、TFTと称する) はアクティブマトリクス型の液晶ディスプレイや密

着型イメージセンサ等に応用できる為、近年その開発が活発に行なわれている。特に、半導体薄膜材料として多結晶シリコン(以下、poly-Siと称する)を用いた場合、周辺の駆動回路を表示部やセンサ部と同一の基板上に集積形成できる為注目を集めている。例えば、アクティブマトリクス型液晶ディスプレイの画素をオン/オフ駆動する為のスイッチング素子としてTFTが採用されている。このスイッチング素子は順次液晶画素に画像信号を書き込む為のものであり、1フレームに渡って画像信号を保持する為リーク電流が小さい事が要求される。

【0003】仮にリーク電流が大きいと液晶画素の輝点 欠陥等が多発する。TFTのリーク電流を抑制する為従 来から様々な構造が提案され実用に供されている。中で も、チャネル領域と高濃度不純物領域からなるドレイン 領域との間に低濃度不純物領域を有する、所謂LDD (Lightly Doped Drain) 構造のT FT (以下、LDD TFTと称する) は、ドレイン端 での電界集中を緩和できる事からオフセットゲート構造 と同様リーク電流に対する抑制効果が大きい。この為、 アクティブマトリクス型液晶ディスプレイ等の回路索子 に応用されている。この様なLDD TFTは例えば特 公平3-38755号公報に開示されている。又、低濃 度不純物領域(LDD領域)をセルフアライメントで形 成し高耐圧TFTを実現する方法が、例えば特開平2-135780号公報や特開平4-279033号公報に 開示されている。

【0004】TFTのリーク電流を減少させる別の構造として、1つのTFTに少なくとも2個のゲート電極を設けた、所謂マルチゲート構造が従来から知られており、例えば特開昭58-171860号公報や特開昭58-180063号公報等に開示されている。マルチゲート構造は等価回路的に見ると少なくとも2個のTFTを直列に接続した構成になっている。ドレイン電界が2個のTFTに分配される為、ドレイン端の電界集中を緩和できるので、やはりリーク電流を抑制する事が可能で例えばアクティブマトリクス型液晶ディスプレイの画素スイッチング素子に応用されている。

【0005】さらにLDD構造とマルチゲート構造の両方の長所を取り入れたマルチゲートLDD構造のTFTが考案されており、例えば特開平4-344618号公報に開示されている。図2に示す様に、マルチゲートLDD構造はシングルゲートのLDD TFTを少なくとも2個直列に接続した構成となっている。マルチゲートLDD構造のTFTは、絶縁基板100の上に成膜された半導体薄膜101を素子領域としている。半導体薄膜101の上にはゲート絶縁膜102を介して一対のゲート電極103,104が形成されている。各ゲート電極103,104の直下には夫々チャネル領域105,106が設けられる。一方のゲート電極103の外側には

ソース領域107が位置し、他方のゲート電極104の 外側にはドレイン領域108が位置する。これらドレイ ン領域107及びソース領域108は高濃度不純物領域 である。両ゲート電極103,104の間には接続領域 109が位置しており、同じく高濃度不純物領域からな りソース/ドレイン領域として機能する。ソース領域1 07とチャネル領域105の間、チャネル領域105と 接続領域109の間、接続領域109とチャネル領域1 06の間、チャネル領域106とドレイン領域108の 間には、夫々低濃度不純物領域からなるLDD領域11 0~113が介在している。これらLDD領域の長さ寸 法は、例えば1µm程度である。

[0006]

【発明が解決しようとする課題】従来のマルチゲートL DD構造では、一対のチャネル領域105,106の間 に接続領域109が介在している。この接続領域109 は高濃度不純物領域であり、一対のTFTのソース/ド レイン領域として機能する。さらに接続領域109と一 対のチャネル領域105、106の間には、各々LDD 領域111、112が介在している。リーク電流を抑制 する為、これらLDD領域111,112の長さ寸法を 一定以上に保つ必要がある。この様に従来のマルチゲー トLDD構造では、一対のチャネル領域105,106 の間に、接続領域109及びLDD領域111, 112 が直列的に介在する為、一対のゲート電極103、10 4の間隔寸法が増大しTFT全体として占有する素子面 積が大きくなる。従って、このTFTを例えばHDTV 等の超高精細液晶表示装置の画素スイッチング素子に用 いると、占有面積が大きい為画素部の開口率が低下する という課題があった。本発明は以上の課題を解決するも のであり、その目的は従来のマルチゲートLDD構造の 長所を失なう事なく微細化が可能な薄膜トランジスタの 構造を提供する事にある。

[0007]

【課題を解決するための手段】本発明にかかる薄膜トラ ンジスタは基本的な構成として、半導体薄膜と、絶縁膜 を介して該半導体薄膜に重ねられ且つ互いに離間配置さ れた第1ゲート電極及び第2ゲート電極とを有する。前 記半導体薄膜は第1ゲート電極より外側に位置する第1 高濃度不純物領域と、第1ゲート電極と整合する第1チ ヤネル領域と、第1高濃度不純物領域及び第1チャネル 領域の間に介在する第1低濃度不純物領域と、第2ゲー ト電極に整合する第2チャネル領域と、第1チャネル領 域及び第2チャネル領域の間に連続する中間領域と、第 2ゲート電極より外側に位置する第2高濃度不純物領域 と、第2チャネル領域及び第2高濃度不純物領域の間に 介在する第2低濃度不純物領域とに区分されている。本 発明の特徴事項として、前記中間領域は第3の低濃度不 純物領域のみからなる。好ましくは、前記第3の低濃度 不純物領域の長さ寸法は、第1低濃度不純物領域及び第

2低濃度不純物領域の長さ寸法の合計を超えない。本発 明の一態様によれば、薄膜トランジスタは対称的な構造 を有しており、第1低濃度不純物領域と第2低濃度不純 物領域は互いに等しい長さ寸法を有する。他の態様によ れば、本薄膜トランジスタは非対称的な構造を有してお り、第1低濃度不純物領域の長さ寸法は第2低濃度不純 物領域の長さ寸法より短い。この場合、第1高濃度不純 物領域はソース領域として機能し、第2高濃度不純物領 域はドレイン領域として機能する。本発明にかかる薄膜 トランジスタは例えばアクティブマトリクス表示装置に 応用でき、マトリクス配置した画素を個々に駆動する為 のスイッチング素子として用いる事ができる。この場 合、スイッチング素子は半導体薄膜と、絶縁膜を介して 該半導体薄膜に重ねられ且つ互いに離間配置された一対 のゲート電極とを有している。前記半導体薄膜は、両ゲ ート電極の各々と整合する一対のチャネル領域と、両ゲ ート電極より各々外側に位置する一対の高濃度不純物領 域と、各チャネル領域及び対応する高濃度不純物領域の 間に介在する各低濃度不純物領域と、一対のチャネル領 域の中間に渡って連続的に形成された低濃度不純物領域 とを有している。

[0008]

【作用】本発明にかかる薄膜トランジスタは、少なくと も一対のゲート電極を備えておりそれらの直下にチャネ ル領域が形成される。従って従来のマルチゲート構造と 同様に2個のTFTが直列接続した構成となっておりリ 一ク電流を抑制する事が可能である。両チャネル領域の 間に連続する中間領域は低濃度不純物領域からなり従来 のLDD構造と同様にリーク電流を抑制する事ができ る。即ち、本発明にかかる薄膜トランジスタはマルチゲ ート構造とLDD構造の長所を兼ね備えている。さら に、上述した中間領域は低濃度不純物領域のみからな り、従来のマルチゲートLDD構造の様に高濃度不純物 領域を含んでいない。従って、一対のゲート電極間距離 を縮小でき、デバイス寸法の小型微細化が達成できる。

[0009]

【実施例】以下図面を参照して本発明の好適な実施例を 詳細に説明する。図1は本発明にかかる薄膜トランジス 夕の第1実施例を示す模式的な断面図である。本薄膜ト ランジスタはnチャネル型であり、例えばアクティブマ トリクス型液晶表示装置の画素駆動用スイッチング素子 に用いられる。但し、本発明はこれに限られるものでは なくpチャネル型にも適用可能である。又、画索駆動用 スイッチング索子ばかりでなく、アクティブマトリクス 型液晶表示装置の周辺回路部あるいは駆動回路部を構成 する索子にも用いる事ができる。又、密着型イメージセ ンサの駆動回路素子に用いる事もできる。図示する様 に、本薄膜トランジスタは石英等からなる絶縁基板1の 上に成膜された半導体薄膜2を素子領域として用いる。 半導体薄膜2は例えばpoly-Si等の多結晶半導体 からなる。半導体薄膜2の上にはゲート絶縁膜3を介して第1ゲート電極41及び第2ゲート電極42が積層されている。これら一対のゲート電極41,42は互いに離間配置されている。

. .

【0010】半導体薄膜2は複数の領域に区分されてい る。即ち、第1ゲート電極41より外側に第1高濃度不 純物領域51が位置しており、例えば、薄膜トランジス タのソース領域として機能する。第1ゲート電極41と 整合して第1チャネル領域61が設けられている。第1 高濃度不純物領域51及び第1チャネル領域の間に第1 低濃度不純物領域71が介在しておりLDD領域とな る。この第1低濃度不純物領域71は第1高濃度不純物 領域51と同一導電型の不純物をそれより低濃度で拡散 したものである。第2ゲート電極42に整合して第2チ ャネル領域62が設けられている。第1チャネル領域6 1及び第2チャネル領域62の間に連続して中間領域8 が設けられている。第2ゲート電極42より外側に第2 高濃度不純物領域52が設けられており、例えば薄膜ト ランジスタのドレイン領域として機能する。第2チャネ ル領域62及び第2高濃度不純物領域52の間に第2低 濃度不純物領域72が介在しており、第1低濃度不純物 領域71と同様にLDD領域として機能する。

【0011】本発明の特徴事項として、前記中間領域8 は第3の低濃度不純物領域からなる。これは、第1及び 第2低濃度不純物領域71,72と同一導電型であり、 好ましくは同一不純物濃度を有している。この中間領域 8もLDD領域と同様の機能を有し、リーク電流の抑制 効果がある。ここで、第1低濃度不純物領域71の長さ 寸法をL1とし、第2低濃度不純物領域72の長さ寸法 をL2とすると、第3の低濃度不純物領域の長さ寸法L 3はL3 \leq L1+L2の条件を満たす様に設定される。 図示の例では $L1=1\mu$ mに設定され、 $L2=1\mu$ mに 設定され、 $L3=2\mu m$ に設定されている。又チャネル 領域61,62の幅寸法Wは2μmに設定されている。 但し、本発明はこれらの寸法数値に限られるものではな い。一般に、中間領域8の長さ寸法を、第1低濃度不純 物領域71及び第2低濃度不純物領域72の長さ寸法の 合計を超えない様に設定する事により、薄膜トランジス タのリーク電流を低く抑えたままオン電流を高くとる事 が可能である。

【0012】図3は、本発明にかかる薄膜トランジスタをアクティブマトリクス型液晶表示装置の画素スイッチング素子として用いた場合における模式的な平面パタンを概念的に表わしている。図示する様にスイッチング素子30は、信号線31とゲート線32の交差部に形成される。スイッチング素子のソース領域33には信号線31が接続し、ドレイン領域には対応する画素電極34が接続している。このスイッチング素子30は図1に示した構造を有する薄膜トランジスタであり、一対のゲート電極35,36の間に、中間領域37を備えている。中

間領域37は一対のゲート電極35, 36をマスクとしてセルフアライメントで不純物を低濃度に注入できる為、その長さ寸法L3を1 μ m程度まで縮小化できる。この為、スイッチング素子の小型微細化が可能となり、その分画素電極34の面積を大きくとれる。従って、画素開口率の改善につながる。

【0013】図4は、従来のマルチゲートLDD構造を有する薄膜トランジスタを用いた画素駆動用のスイッチング素子を表わしている。理解を容易にする為、図3の構成と対応する部分には対応する参照番号を付してある。図示する様に、このマルチゲートLDD構造を有り、る薄膜トランジスタ300は、一対のゲート電極35,36の間に接続領域370を有している。この接続領域370は中央の高濃度不純物領域と両側の低濃度不純物領域を含んでおり、その長さ寸法L3は7μm程度に及ぶ。フォトリソグラフィー処理におけるアライメント精度の制約から、接続領域370の長さ寸法を7μm以下に縮小する事は実際上困難である。この結果、スイッチとが素子の全体寸法が大きくなり、その分画素電極34の占有面積が犠牲になり、画素開口率の低下をもたらす。

【0014】なお本発明にかかる構造を採用しても、従 来のマルチゲートLDD構造に比較して特性が劣る事は ない。一般に、LDD TFTのオン電流はチャネル長 及びチャネル幅が一定の場合、LDD領域の長さ寸法及 び不純物濃度で決定される。この点に鑑み、前述したL 3 ≦ L 1 + L 2 の条件が満たされていれば、オン電流が 従来に比較して低下する事はない。さらにリーク電流に 関しても、一般にLDD TFTの場合ドレイン端にお けるLDD領域の長さ寸法及び不純物濃度で決定され る。従って中間領域の長さ寸法L3が、両側のLDD領 域の長さ寸法の合計 L 1 + L 2 に比べて小さい場合でも リーク電流が増大する惧れはない。又、従来のマルチゲ ートLDD構造と同様、画素駆動用のスイッチング素子 として応用した場合問題となる輝点欠陥に対しても優れ た冗長性を備えている。即ち、一対のチャネルのうち一 方に電流リーク故障等が発生した場合でも、他方が正常 に機能し電流リークを抑制する。

【0015】次に、図5~図8の工程図を参照して、本発明にかかる薄膜トランジスタの具体的な製造方法を詳細に説明する。先ず最初に図5に示した工程(A)において、石英基板11上に、LPCVD法でpoly-Si薄膜12を約75mの厚みで成膜する。必要ならばこの後Si+イオンをインブランテーションで打ち込みpoly-Si薄膜12を一旦非晶質化し、続いて、600℃程度の温度で炉アニールを行なう事によりpoly-Si薄膜12を大粒径化する。なお、最初から非晶質シリコンを形成する場合にはプラズマ化学気相成長法

(PCVD法)を用いて150~250℃程度の温度で成膜すれば良い。この後同様に炉アニールを行なって大

粒径化を図れば良い。さらに必要に応じてレーザアニールを施す事により結晶性を改善し、トランジスタ特性を向上させる事も可能である。次に、工程(B)に移り、この様にして得られたpoly-Si薄膜12を素子領域のパタンにエッチングする。続いてpoly-Si薄膜12を酸化し、ゲート酸化膜13を約60nmの厚みで形成する。なお、ゲート酸化膜13は高温成膜されたHTO(High Temperature Oxide)を用いる事が可能である。あるいはゲート酸化膜13をPCVD法で成膜する事も可能である。次に工程(C)において、必要に応じB+7オンを $1-8\times10$ 12/ cm^2 程度のドーズ量で打ち込み、薄膜トランジスタの関値電圧を予め制御しておく。

【0016】次に、図6に示した工程(D)に移り、必 要に応じゲート酸化膜13の上にLPCVD法で窒化シ リコン膜 (Si3 N4 膜) 14を約10~20mの厚み で成膜する。場合によってはSiaN4膜14の表面を 酸化し、 SiO_2 膜を約 $1\sim2$ nmの厚みで形成する。こ の様な3層構造を有するゲート絶縁膜は十分なゲート耐 圧を確保でき、信頼性を向上させる事が可能になる。な お本例ではSi3N4膜14を成膜する前に閾値電圧調 整用のB+イオンを打ち込んでいたが、Si3N4 膜1 4を形成した後B+イオンの注入を行なっても良い。次 に工程 (E) で、燐をドーピングした低抵抗poly-Si膜を約350nmの厚みで成膜し、所定の形状にパタ ニングして一対のゲート電極15を形成する。なおゲー ト電極15の構成材料としては低抵抗poly-Sic 代え、A1, Ti, Cr, Mo, W, Ta等の金属材料 や、WSi, MoSi, TiSi等の金属シリサイド材 料を用いる事ができる。低抵抗poly-Siを成膜す る場合には、ノンドーブのpoly-Si膜を成膜しP ClOgガスから燐を拡散させる方法がある。あるいは PC10g ガスの代わりに固体のPSG膜を用いて燐拡 散を行なう方法がある。さらには、LPCVD法を用い SiH₄ガスとPH╕ガスの混合気体を熱分解させ、ド ープトpoly-Siを成膜する方法が挙げられる。何 れの方法を用いても良いが、本実施例では最初の方法に よった。本実施例ではゲート電極15を所定の形状にバ タニングして、チャネル長L=2.5μm及びチャネル 幅W=3μmとなる様に設定した。なおここでいうチャ ネル長は各ゲート電極15の直下に位置するチャネル領 域の長さ寸法を示す。次に工程 (F) でSi3 N4 膜1 4を各ゲート電板15の周囲に沿ってカッティングす る。続いて工程 (G) に進み、低濃度不純物領域を形成 する。ゲート電極15をマスクとしてセルフアライメン トでイオンインプランテーションにより不純物イオンを 打ち込む事により、3個の低濃度不純物領域16が得ら れる。nチャネル型薄膜トランジスタの場合には、例え ばP+イオンを0.1~10×10¹³/cm² 程度のドー ズ量で注入する。これに代えてAs+イオンを打ち込ん

でも良い。

【0017】次に図7に示す工程(H)に移行し、各ゲ ート電極15の側面から1μmの幅をLDD領域として 残す様にレジスト17を形成する。このレジスト17を マスクとしてAs+イオンを $1\sim3\times10^{15}$ /cm 2 のド ーズ量で注入し、先に形成した低濃度不純物領域の一部 を高濃度不純物領域に転換する。この結果、ソース領域 18、LDD領域19、中間領域20、LDD領域2 1、ドレイン領域22が形成される。図示する様に、ソ ース領域18及びドレイン領域22は高濃度不純物領域 であり、LDD領域19,21及び中間領域20は低濃 度不純物領域である。なおAS+イオンに代えてP+イ オンを高濃度で注入しても良い。pチャネル型薄膜トラ ンジスタの場合には、B+イオンを打ち込んで形成す る。なお、LDD領域19,21の長さ寸法は1μmに 限られるものではないが、リーク電流低減の要求が厳し い画素駆動用スイッチング素子では、LDD長は0.2 μm以上が望ましい。一方中間領域20の長さ寸法はソ ース端及びドレイン端におけるLDD長の合計よりも等 しいか短くする。この様にする事によってリーク電流を 低く抑えたままオン電流を高くとる事ができる。次に工 程(I)に移り、TFT23の上にLPCVD法で第1 PSG膜24を約600nmの厚みで成膜する。続いて1 000℃、10分間の窒素雰囲気下アニールを行なって ソース領域18及びドレイン領域22を活性化させる。 次いで工程(J)において第1PSG膜24にコンタク トホール25を開口しソース領域18の一部を露出させ る。

【0018】次に図8に示す工程(K)に進み、金属ア ルミニウムを約600nmの厚みで成膜し所定の形状にパ タニングして信号電極26とする。さらにこの上に第2 PSG膜27を約400nmの厚みで成膜する。続いて工 程(L)に移り、第2PSG膜の上にPCVD法で窒化 シリコン膜P-SiN、膜28を約100mの厚みで形 成する。P-SiN、膜28は水素を通さない為、成膜 後にアニールする事で第1PSG膜24及び第2PSG 膜27に含有された水素をpoly-Si薄膜12中に 拡散させる。これにより薄膜トランジスタ23の水素化 処理を効率的に行なえる。水素化によりpoly-Si 薄膜12の欠陥密度が減少し、欠陥に起因するリーク電 流を低減化できる。最後に工程(M)において、P-S iNx 膜28をエッチングで除去した後、薄膜トランジ スタ23のドレイン領域22に連通するコンタクトホー ルを開口する。続いてITO等からなる透明導電膜を約 150mmの厚みで形成し、所定の形状にパタニングして 画素電極29に加工する。以上により、本発明にかかる 薄膜トランジスタを用いた画素駆動用スイッチング索子 が完成する。

【0019】図9は、本発明にかかる薄膜トランジスタの第2実施例を示す模式的な断面図であり、図1に示し

た第1実施例と対応する部分には対応する参照番号を付して理解を容易にしている。本実施例ではドレイン領域 52側に位置するLDD領域72の長さ寸法L2が1.5μmに設定され、ソース領域51側に位置するLDD領域71の長さ寸法L1が0.5μmに設定され、中間領域8の長さ寸法L3が2μmに設定されている。ドレイン領域側のLDD長L2を相対的に長くする事によってリーク電流をより小さく抑える事を可能にしている。ドレイン端の方向が決まっている場合や、ドレイン端に入る静電ダメージ等に対して補強したい場合は有効である。

. '•

【0020】図10は、本発明にかかる薄膜トランジスタの第3実施例を示す模式的な断面図であり、図1に示した第1実施例を対応する部分には対応する参照番号を付して理解を容易にしている。本実施例では、L1=L2=1.0μmで、L3=1.0μmとなっている。中間領域8の長さ寸法L3が第1実施例に比較して短くなっている。この様にすると薄膜トランジスタのデバイス等の超高精細液晶表示装置に組み込まれる画素駆動用スイッチング素子として好適である。なお、上述した実・のとである。なお、上述した実・のとである。なお、上述した実・のは全てカチャネル型を例にとって説明したが、カースを関いている。である。又関示した実施例の様なプレーナ型のみならず、正スタガ型、近スタガ型の何れの構造に対しても適用可能である。

【0021】最後に図11は、本発明にかかる薄膜トランジスタを画素駆動用スイッチング素子として利用した、アクティブマトリクス型液晶表示装置の一例を示す模式的な部分断面図である。液晶表示装置は所定の間隙を介して対向配置された一対の基板11,201の間に液晶層202を挟持したフラットパネル構造を有している。絶縁基板11の表面には、図5~図8を参照して説明した製造方法により集積形成された薄膜トランジスタ23及び画素電極29が設けられている。一方対向基板201の内表面には対向電極203が形成されている。この対向電極203と画素電極29の間に液晶画素が規定される。マトリクス配置した個々の液晶画素は、対応する薄膜トランジスタ23からなるスイッチング素子により駆動される。

[0022]

【発明の効果】以上説明した様に、本発明によれば、一

対のゲート電極の間に低濃度不純物領域のみからなる中間領域を設ける事により、従来のマルチゲートLDD構造が有する優れた特徴を失わずに、薄膜トランジスタの小型微細化が可能になる。HDTV等に代表される様な超高精細液晶表示装置では画素面積自体が微細化されていく傾向がある。本発明により微細化された薄膜トランジスタを画素駆動用のスイッチング素子として用いると画素開口率の改善が可能になり、画素部の微細化が進み画素面積に対してスイッチング素子の占有面積の割合が大きくなればなるほど顕著な効果が得られる。

【図面の簡単な説明】

【図1】本発明にかかる薄膜トランジスタの第1実施例 を示す断面図である。

【図2】従来の薄膜トランジスタを示す断面図である。

【図3】本発明にかかる薄膜トランジスタの平面図であ ス

【図4】従来の薄膜トランジスタの平面図である。

【図5】本発明にかかる薄膜トランジスタの製造方法を示す工程図である。

【図6】同じく製造方法を示す工程図である。

【図7】同じく製造方法を示す工程図である。

【図8】同じく製造方法を示す工程図である。


【図9】本発明にかかる薄膜トランジスタの第2実施例 を示す断面図である。


【図10】本発明にかかる薄膜トランジスタの第3実施例を示す断面図である。


【図11】本発明にかかる薄膜トランジスタをスイッチング素子として利用したアクティブマトリクス型液晶表示装置の一例を示す部分断面図である。


【符号の説明】


- 1 絶縁基板
- 2 半導体薄膜
- 3 ゲート絶縁膜
- 8 中間領域
- 41 ゲート電極
- 42 ゲート電極
- 51 第1高濃度不純物領域
- 52 第2高濃度不純物領域
- 61 第1チャネル領域
- 62 第2チャネル領域
- 71 第1低濃度不純物領域
- 72 第2低濃度不純物領域











[図11]

